THE IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS, COMMUNICATIONS AND COMPUTER SCIENCES (JAPANESE EDITION)



VOL. J99-A NO. 8 AUGUST 2016

本PDFの扱いは、電子情報通信学会著作権規定に従うこと。 なお、本PDFは研究教育目的(非営利)に限り、著者が第三者に直接配布すること ができる。著者以外からの配布は禁じられている。



一般社团法人 電子情報通信学会

THE ENGINEERING SCIENCES SOCIETY THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS 逐次比較量子化器とリングアンプを用いる ΔΣAD 変調器

潘 春暉[†] 傘 是^{††a)}

A $\Delta\Sigma$ AD Modulator with SAR Quantizer and Ring Amplifier

Chunhui PAN^{\dagger} and Hao SAN^{\dagger †^a)}

あらまし 高精度 $\Delta\Sigma$ AD 変調器の実現のために、最も用いられるマルチビット・フィードフォワード構成に対 し、更なる低消費電力の回路実現手法を提案する.電荷再配分型逐次比較 AD 変換器 (Successive Approximation Register Analog-to-Digital Converter: SAR ADC) を使用し、容量アレーとコンパレーターつで、変調器内部 のマルチビット量子化器回路とアナログ信号加算器回路を一括で実現した.更に、リングアンプを用いて積分器 回路を実現し、より小面積・低消費電力で $\Delta\Sigma$ AD 変調器の実現を可能にした. SPICE によるシミュレーション で提案手法の実現可能性を確認した.

キーワード ΔΣAD 変調器, スイッチド・キャパシタ回路, マルチビット, 逐次比較 ADC, リングアンプ, スプリット・キャパシタ

1. まえがき

論

Ţ.

ワイヤレス・センサ・ネットワーク等の分野では, 低消費電力,高精度 AD 変調器が多用され、クラウド ネットワークの独立なワイヤレス・センサー・ノード は常に低消費電力が要求されている.特に,生体情報 計測,環境情報,対話型マルチメディアなどのアプリ ケーションにおいては、センサのインタフェースとし て高精度アナログ-デジタル変換器 (ADC) 回路が必要 とされている. 電荷再配分型 SAR ADC はもっとも電 力効率の高い ADC 実現手法としてよく知られている が、微細 CMOS プロセスにおける容量ミスマッチの 影響で、高精度 ADC の実現が困難とされている [1]. 一方, $\Delta \Sigma AD$ 変調器は、オーバサンプリングとノイ ズシェーピング手法で所望信号帯域内の量子化ノイズ を低減し、微細 CMOS を用いる高精度 ADC の実現 に適している.しかし、 $\Delta \Sigma AD$ 変調器内部では、オペ アンプを用いる積分器が必須なので、変調器回路(オ

[†]東京都市大学大学院工学研究科,東京都
 Graduate School of Engineering, Tokyo City University, 1–
 28–1 Tamazutsumi, Setagaya-ku, Tokyo, 158–8557 Japan
 ^{††}東京都市大学情報通信工学科,東京都

a) E-mail: hsan@tcu.ac.jp

ペアンプ) が高速で動作する場合,消費電力が大きく なってしまう.スイッチド・キャパシタを用いて実現 する離散時間 $\Delta\Sigma$ AD 変調器の精度は内部オペアンプ の性能に大きく依存している.CMOS プロセスの微 細化に伴い,高利得,低ひずみ特性をもつオペアンプ の実現が更に難しくなり,消費電力も大きくなってし まう傾向がある.

高精度 ΔΣAD 変調器の消費電力を低減するために, フィードフォワード構成と内部量子化器をマルチビッ ト化の手法はよく採用されている.フィードフォワー ド ΔΣAD 変調器構成では、内部オペアンプ回路のひ ずみによる性能劣化を低減できるため,高精度 ΔΣAD 変調器の構成としてよく用いられる [2]. また, 変調器 内部の量子化器をマルチビット構成で実現する場合, 変調器ループ内の信号レベルは小さくなり、オペアン プの消費電力低減が可能となる[3].しかし、マルチ ビット量子化器をもつフィードフォワード型 ΔΣAD 変調器では,依然として,定常電流状態で動作するオ ペアンプ回路は必須であり、変調器内部のマルチビッ ト量子化器を従来のフラッシュ型 ADC で実現する場 合,抵抗ラダーに定常電流が流れるだけでなく,コン パレータの個数も多くなるため,量子化器の消費電力 も大きくなってしまう.

本研究では、マルチビット・フィードフォワード ΔΣAD 変調器の更なる低消費電力の回路構成手法を

Department of Information and Communication Engineering, Tokyo City University, 1–28–1 Tamazutsumi, Setagayaku, Tokyo, 158–8557 Japan

実現するために,従来方式のオペアンプではなく,定 常電流を必要としないダイナミックアンプであるリン グアンプ回路 [4], [5] を用いた積分器回路の実現手法 を検討した.更に,スプリット・キャパシタを用いる 電荷再配分型 SAR ADC の新しい回路構成手法を提 案し,容量アレーとコンパレータ回路一つで加算器回 路とマルチビット量子化器を一括で実現させ,高精度 $\Delta\Sigma$ AD 変調器の更なる消費電力削減を図った.提案 する $\Delta\Sigma$ AD 変調器回路の実現可能性を示すために, TSMC 90nm CMOS プロセスを用いてトランジスタ・ レベルの回路設計を行った.SPICE シミュレーション 結果では,SNDR=80.84dB (OSR = 64) を達成でき ることを確認でき,電源電圧が 1.2V のときに,消費 電力は 1.88mW である.

2. 提案 2 次 $\Delta \Sigma AD$ 変調器の構成

図1に提案する2次フィードフォワード $\Delta\Sigma$ AD変 調器のブロック図を示す.二つの積分器,加算器回路, マルチビット量子化器(4bit ADC)及びマルチビット (4bit) DAC によって構成される.入力信号はU(z), 内部 ADC の量子化器のノイズはQ(z)のとき,出力 信号Y(z)が次の式のように表すことができる.

$$Y(z) = U(z) + (1 - z^{-1})^2 Q(z)$$
(1)

また,1段目積分器の入力信号 *E*(*z*) は次の式で表す ことができる.

$$E(z) = (1 - z^{-1})^2 Q(z)$$
(2)

式(2)により、入力信号及び1段目積分器の出力信号 を量子化器入力ノードにフィードフォワードすること によって、1段目積分器回路には入力される信号 *E*(*z*) は量子化誤差 *Q*(*z*)成分しかなく、入力信号 *U*(*z*)積 分器を含まないため、積分器で処理する信号の振幅が 小さくなる、積分器内部のオペアンプ回路では、線形



図 1 提案フィードフォワード $\Delta\Sigma$ AD 変調器 Fig. 1 Proposed feedforward $\Delta\Sigma$ AD modulator.

性の高い領域で信号の増幅を行うため,オペアンプ利 得のひずみによる影響は軽減でき [2],積分器内部で用 いるオペアンプ回路の非線形性や直流利得に対する要 求性能は大きく緩和できる.更に,変調器内部では, 1bit 量子化器ではなく,マルチビット量子化器を用い るので,量子化誤差 Q(z)の変動分が小さく,それに 対応する 4bit DAC 出力の振幅変動も,1段目積分器 入力 E(z)の振幅変動も小さくなり,オペアンプに対 するスルーレートの要求も緩和できる [3].したがっ て,マルチビット・フィードフォワード $\Delta\Sigma$ AD 変調 器では,積分器回路で用いられるオペアンプ回路の大 幅消費電力削減が可能となる.

ΔΣAD 変調器内部,量子化器回路 (4bit ADC)の 入力ノードに注目すると,入力信号及び1段目積分器 の出力信号のフィードフォワードを実現するため,ア ナログ信号 *INA*, *INB* と *INC* の足し算を行う加算 器回路が必要となる.オペアンプを用いて加算器回路 を実現する場合,回路規模が大きくなり,消費電力も 増えてしまう.また,マルチビット量子化器を4bitフ ラッシュADC で実現する場合,15個のコンパレータ 回路が必須で,コンパレータ回路の参照電圧を作り出 す抵抗ラダーの追加も必要となる.15個のコンパレー タ回路及び抵抗ラダーに定常電流が流れるため,消費 電力の削減が困難となる.

加算器回路と量子化器回路の消費電力低減のため, 図1に示す提案 ΔΣAD 変調器の構成では、電荷再配 分型 SAR ADC をマルチビット量子化器とし、かつ、 ADC の入力ノードには、異なるアナログ信号(入力 信号 INA, 1 段目積分器の出力信号 INC, 2 段目積分 器の出力信号 INB)と接続させ、量子化器回路と加算 器回路を容量アレーと1個コンパレータ回路で一括に 実現し、マルチビット・フィードフォワード $\Delta\Sigma AD$ 変調器の更なる消費電力削減を図る. マルチビット量 子化器回路と加算回路回路を一括で実現する手法は既 に提案されたが[6]、電荷再配分型 SAR ADC 内部の 容量が大きく、チップ面積が大きくなる傾向があり、 大容量に対する充放電を行うので, 消費電力削減す る余地がある.スプリット・キャパシタをもちいて、 SAR ADC 内部容量小型化を実現する手法は提案され たが[1],寄生容量による ADC 線形性の影響は大きい ため、デジタルキャリブレーション回路も必要となる. 一方, $\Delta \Sigma AD$ 変調器では, SAR ADC に対する線形 性の要求が緩和されるので、複雑なデジタルキャリブ レーションは必要としない.本論文では、スプリット・



図 2 提案 $\Delta\Sigma$ AD 変調器の回路構成 Fig. 2 Cirtcuit implementation of proposed $\Delta\Sigma$ AD modulator.

キャパシタを用いて,より小型の加算機能をもつ電荷 再配分型 SAR ADC の新しい回路構成手法を提案し, 非同期動作のダイナミック・コンパレータ回路も採用 する.更に,積分器回路で使用するオペアンプ回路に 着目し,定常電流を必要としないリングアンプ回路を 用いる積分器回路を実現手法を提案し,ΔΣAD 変調 器の消費電力削減を行う.

3. 提案 $\Delta \Sigma AD$ 変調器の回路設計

提案する ΔΣAD 変調器の詳細回路は図 2 で示すよ うに、二つスイチッド・キャパシタ積分器回路、4ビッ ト電荷再配分型 SAR ADC とスイチッド・キャパシタ DAC 回路によって構成される. 提案 $\Delta \Sigma AD$ 変調器は 完全差動回路で設計されているが、ここにはシングル エンド構成の回路図を示している.1段目積分器のサ ンプリング容量は16個のユニット容量によって構成 され、その中 15 個ユニット容量は DAC 容量として 使用される. サンプリング容量の寄生容量による影響 を軽減のため、入力信号が全てのユニット容量のボト ムプレートにサンプリングされる. サンプリング・ス イッチのオン抵抗の非線形の影響を軽減のため、ブッ トストラップ・スイッチが用いられる[7]. マルチビッ ト DAC のユニット容量値ミスマッチによって生じる DAC 非線形誤差の影響を軽減のため、DWA ロジッ ク回路も用いられる[8].

3.1 加算器機能を含む電荷再配分型 SAR ADC 回路

図 3 には提案した加算器機能を含む電荷再配分型 SAR ADC 回路図を示している.図 1 に示す信号 INA, INB と INC はぞれぞれ V_{inpA}, V_{inpB} と V_{inpC} 端子に接続し,各入力信号に接続される容量の比によ り,図 1 に示す信号経路の係数が実現される.

SAR ADC の動作は図 4 で示すように、二つの動



図 3 提案電荷再配分型 SAR ADC の回路構成 Fig. 3 Cirtcuit implementation of proposed charge redistribution SAR ADC.





- 図 4 電荷再配分型 SAR ADC の動作状態. (a) サンプ リング・モード. (b) 加算と逐次比較モード
- Fig. 4 Operation of charge redistribution SAR ADC. (a) Sampling mode. (b) Summation and successive approximation mode.

作状態に分けられる.サンプリングモード図 4(a) で は、サンプリング容量のトッププレートは*V_{cm}*に接続 し、三つのアナログ入力信号はそれぞれの容量のボト ムプレートに接続し、各アナログ入力信号がサンプリ ングされる. V_{inpA} , V_{inpB} と V_{inpC} 端子に接続され る容量の比が1:1:2なので、容量にチャージされた 総電荷量Qは下記となる:

$$Q = \frac{1}{2}CV_{inp,A} + \frac{1}{2}CV_{inp,B} + CV_{inp,C}$$
(3)

加算モードでは,容量は図 4 (b) 示すように接続され, 各サンプリング容量のボトムプレートも V_{cm} に接続 される.コンパレータの入力端子から見る入力容量の 和が 2C なので,電圧 V_{xn} は下記のように表せる.

$$V_{xn} = \frac{Q}{2C} = \frac{V_{inp,A} + V_{inp,B} + 2V_{inp,C}}{4}$$
(4)

式(4)からわかるように前述の動作手法では,SAR ADCの入力容量に異なるアナログ入力信号をサンプ リングした後,各容量の接続方式を変更する手法で, オペアンプ回路を使用せず,容量素子だけでアナログ 信号の加算機能も実現できる.また,アナログ入力は 加算された後,従来SAR ADCと同様に,MSBから 順次に4bitのAD変換が行われる.上述通り,サン プリング容量の接続方式を制御することにより,容量 アレーとコンパレータ回路一つでマルチビット量子化 器と加算器の回路を一括実現できる.

3.2 非同期ダイナミック・コンパレータ回路

図5にはSAR ADCの中で用いられるコンパレータの回路を示す. 差動入力信号 Comp_inp と Comp_inn の電圧レベル比較行うときのみ,電流が流れるダイナ ミック・コンパレータ回路構成であり[9],定常電流 は必要としないため,従来式コンパレータに比べる と低消費電力となる.ダイナミック・コンパレータ回 路の動作は Φ_{COMP} によって制御される.Φ_{COMP} が High のとき,コンパレータがリセットモードであり,



Fig. 5 Schematic of the comparator.

出力 $Comp_outp$ と $Comp_outn$ が V_{DD} にリセット される. Φ_{COMP} が High から Low に変わるときに, コンパレータの入力端子 Comp_inp と Comp_inn の 電圧比較を行った後,直ちにラッチモードとなり,判 定結果が端子 Comp_outp と Comp_outn から出力さ れる. 従来式同期動作 SAR ADC では,同期 CLK 信 号が Φ_{COMP} として使用され [1], AD の変換が行われ る. MSB の AD 変換では長い比較時間が必要のため, それに合わせて、CLK 周期が決められ、SAR ADC の動作速度が低下してしまう.提案回路では、コンパ レータの出力端子に NAND 回路を追加し、アナログ 入力電圧の比較判定完了状態を自動的に感知する機能 をもたせた. AD 変換終了を示す Valid 信号に基づき, 次のコンパレータの動作が開始する Φ_{COMP} が作成 され、非同期動作の SAR ADC を実現させた. コン パレータの出力端子が NAND 回路に入力し、コンパ レータの判定が終了すると、NAND 回路の出力 Valid 信号が High と出力される.非同期 SAR ロジック回 路[10]のトリガ信号となる.アナログ入力に対する逐 次 AD 変換の非同期動作を実現させ、従来の同期動作 SAR ADC に比べ, AD 変換の動作時間が短縮でき, より高速の AD 変換を実現できる.

3.3 リングアンプを用いた積分器回路

ΔΣAD 変調器において,積分器を実現のためのオ ペアンプ回路は最も重要な構成ブロックである.オペ アンプ内部で定常電流が流れるため,ΔΣAD 変調器 の全体消費電力に占める割合はもっとも高い回路構成 ブロックでもある.リングアンプを用いたスイッチド・ キャパシタ MDAC 回路は提案され [4],パイプライン ADC 回路の消費電力削減効果が実証されたが,我々 はリングアンプを用いた積分器回路を提案し,ΔΣAD 変調器に適応することで,消費電力削減できる回路実 現方式を検討した.

図 6 (a) にはリングアンプ回路,図 6 (b) にはリング アンプを用いた提案積分器の実現回路を示す.リング アンプは 3 段インバータ回路によって構成されるリン グオシレータ発振回路と類似するが,3 段目インバー タ回路の入力では,それぞれバイアス電圧が生成され, 異なるオフセット電圧が出力段の MOS トランジスタ *M_{CP}* と *M_{CN}* の入力に印加される.*M_{CP}* と *M_{CN}* の入力に印加される.*M_{CP}* と *M_{CN}* の入力に印加される.*M_{CP}* と *M_{CN}* のゲート電圧が異なり,同時にオンする時間はなく, *M_{CP}* と *M_{CN}* は共に電流が流れないデッドゾーンが 生じる.容量によって構成されたフィードバックルー プに組み込まれたリングアンプ回路では,入力信号は 素早くコモン電位に整定されるため,出力信号もこの デッドゾーンの範囲内に収まり,発振することなく, オペアンプ回路と同様に増幅機能を実現できる.リン グアンプ回路には,電流源などの定常電流回路はない ため,オペアンプ回路に比べ,消費電力の大幅削減が 可能となる.リングアンプの回路構成は簡単で,回路 素子に対する精度要求は大きく緩和できるため,微細 化のプロセスに適した回路構成となる.

リングアンプ回路を用いて実現した積分器回路は 図 6 (b) に示すように,二つシングルエンドのリング アンプを使用し,差動信号を処理できる擬似差動構成 の積分器となる. *C_s*がサンプリング容量で,*C_F*が積 分容量である.リングアンプによって実現する積分器 の入力オフセットをキャンセルするために,容量 *C_C*





図 6 リングアンプを用いた積分器回路. (a) リングアン プ. (b) リングアンプを用いた擬似差動積分器回路

Fig. 6 Ring amplifier based integrator. (a) Ring amplifier. (b) Pseudo-differential ring amplifier based integrator.

をリングアンプの入力端子に追加した[5]. CMFB 回 路はパッシブ容量とスイッチによって構成される. リ ングアンプを用いた積分器回路の動作は二つのモード である. $\phi_S \geq \phi_R$ が High, ϕ_A が Low のとき, 積分 器の Cs に入力信号サンプリングされると同時に、リ ングアンプの出力は CLA に接続し, Vcm にリセット され,アンプの入力オフセット電圧は Cc にサンプリ ングされる. ϕ_S と ϕ_R が Low, ϕ_A が High のとき, 容量 Cc のトッププレートがアンプの仮想グランド点 となり、 C_S に溜まった電荷を C_F に転送され、積分 器として動作する.図 6(a) に示すリングアンプの出 力端子に接続するトランジスタは飽和領域にバイア スする必要もないため、出力信号の範囲は電源 Vdd と Gnd の間で rail-to-rail の変動が許容される. した がって、リングアンプ回路で実現した積分器に接続す る DAC 回路に対し、参照電圧を追加する必要はなく、 Vdd と Gnd を使用して積分器を実現できる. 積分器 出力信号のダイナミックレンジが高いため、より高い SNDR 変調器の実現が可能となる.

4. 提案 ΔΣAD 変調器のシミュレーション結果

TSMC 90nm CMOS プロセスを用いて,提案する マルチビット・フィードフォワード ΔΣAD 変調器の 回路設計を行った.図1に示すように,リングアンプ を用いて積分器回路を実現し,2段のスイッチド・キャ パシタ積分器回路で2次変調器を設計した.4ビット 電荷再配分型 SAR ADC で量子化器と加算器回路を 一括に実現した.DAC は16 個の容量によって構成 された.マルチビット DAC の容量ミスマッチによっ て生じる非線形性の影響を軽減するために,DWA ロ ジック回路も設計した[8].

設計したリングアンプ回路の性能評価を行うため に、図7(a)に示す回路を用いて、 $V_{offset} = V dd/2$ にバイアスされた状態で[11]、表1にシミュレーショ ン条件及び回路パラメータで HSPICE によるリング

表 1 リングアンプの AC 解析シミュレーション条件 Table 1 Simulation parameters of ring amplifier.

Technology	TSMC 90nm CMOS
Supply voltage	1.2V
V_{offset}	0.6V
R_1	$10G\Omega$
C_1	$1 \mathrm{pF}$
C_2	1uF



図 7 リングアンプの AC 解析. (a) AC 解析回路. (b) 周波数特性

Fig. 7 AC analysis of ring amplifier. (a) Simulation circuit. (b) Frequency characteristices of ring amplifier.

アンプの AC 解析を行った. 図 7 (b) にはリングアン プの周波数特性のシミュレーション結果を示している. 直流利得が 84dB で,位相余裕が 74 度であることを 確認できた.また,リングアンプの線形性を示すため に,閉ループ利得が 1 倍のサンプル・ホールド回路を 設計し,[-1.2V~1.2V]範囲の差動ランプ波入力条件 で SPICE を用いるトランジェント解析を行った.ラ ンプ波出力の両端を基準に理想直線を引き,出力波形 と理想直線の誤差をリングアンプの非直線性誤差とし た.図 8 にはリングアンプの直線性誤差の SPICE シ ミュレーション結を示している.入力信号が[-1.2V~ 1.2V] の広範囲においても,リングアンプ非直線性誤 差の最大値は [-0.008%~0.008%] であり,13bit 精度 以上の直線性をもつ事を示した.

提案した $\Delta \Sigma AD$ 変調器の動作と性能を確認するために,設計した変調器回路の HSPICE によるシミュレーションで検証を行った.電源電圧が 1.2V 時,設





tor.

計した $\Delta\Sigma$ AD 変調器の出力のパワー・スペクトルの シミュレーション結果は図 9 に示している.量子化 ノイズが 40dB/dec でシェーピングされ、2 次 $\Delta\Sigma$ 変 調は実現されていることを示している.また、信号 帯域には大きな高調波成分もなく、リングアンプ及び 積分器回路の直線性は大きく劣化していないことが 分かる.変調器の出力レートが 50Ms/s、信号帯域が 390kHz, OSR=64 の場合、設計した $\Delta\Sigma$ AD 変調器 は SNDR=80.84dB を達成し、電源電圧が 1.2V では、 消費電力は 1.88mW である.シミュレーションの詳細 条件と結果は表 2 にまとめている.

	表	2 SPI	CEショ	ミュレーミ	ション	ン条件	と結果
Table	2	Simula	ated p	erformai	nce	and	comparasion
		with p	revious	works.			

Specification	Bilhan [12]	Rajaee [13]	This work
Technology (nm)	90	180	90
Supply voltage (V)	1.2	1.2	1.2
Sampling rate (MS/s)	60	25	50
OSR	15	8	64
Signal BW (MHz)	2	1.56	0.39
SNR (dB)	56	N/A	N/A
SNDR (dB)	N/A	75	80.84
Power (mW)	1.56	2.6(A)	1.88(A)
		3.75(D)	0.53(D)
FOMW (pJ/convstep)	0.75	0.44	0.34
FOMS (dB)	147.1	158.9	162.9
Active area (mm2)	N/A	3.79	N/A

5. む す び

電荷再配分型逐次比較 ADC の入力方式を制御する ことにより,加算器回路と量子化器回路を一括で実現 できるマルチビット・フィードフォワード $\Delta\Sigma$ AD 変調 器の新しい回路実現手法を提案した.また,リングア ンプを用いた擬似差動積分器回路の実現手法を提案し た.ダイナミック・オペアンプとダイナミック・コンパ レータ構成で実現した $\Delta\Sigma$ AD 変調器回路の詳細設計 を行った.SPICE シミュレーション結果より,電源電 圧 1.2V では,提案 $\Delta\Sigma$ AD 変調器は SNDR=80.84dB を達成したことを確認できた.

謝辞 本研究は JSPS 科研費基盤研究 (C) 25420345 の助成を受けたものである.本研究は東京大学大規模 集積システム設計教育研究センターを通しケイデンス 株式会社の協力で行われたものである.

文 献

- M. Yoshioka, K. Ishikawa, T. Takayama, and S. Tsukamoto, "A 10-b 50MS/s 820mµW SAR ADC with on-chip digital calibration," IEEE Trans. Biomed. Circuits Syst., vol.4, no.6, pp.410–416, Dec. 2010. doi: 10.1109/TBCAS.2010.2081362
- [2] J. Silva, U. Moon, J. Steensgaard, and G.C. Temes, "Wideband low-distortion delta-sigma ADC topology," Electron. Lett., vol.37, no.12, pp.737–738, June 2001. doi:10.1049/el:20010542
- [3] R. Schreier and G. Temes, Understanding Delta-Sigma Data Converters, Wiley-IEEE Press, 2004.
- [4] B. Hershberg, S. Weaver, K. Sobue, S. Takeuchi, K. Hamashita, and U.-K. Moon, "Ring amplifiers for switched capacitor circuits," IEEE J. Solid-State Circuits, vol.47, no.12, pp.2928–2942, Dec. 2012. doi:10.1109/JSSC.2012.2217865
- [5] Y. Lim and M. Flynn, "A 100 MS/s, 10.5 bit, 2.46

mW comparator-less pipeline ADC using self-biased ring amplifiers," IEEE ISSCC 2014 Dig of Tech. Papers, pp.202–203, Feb. 2014.

doi: 10.1109/ISSCC.2014.6757400

[6] Y. Park, T. Kwon, K. Cho, Y. Kwak, G. Ahn, C. Shin, M. Lee, S. You, and H. Park, "A 1.1 V 82.3dB audio ΔΣ ADC using asynchronous SAR type quantizer," 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), pp.637–640, Dec. 2012.

doi:10.1109/ICECS.2012.6463555.

- [7] A.M. Abo and P.R. Gray, "A 1.5-V, 10-bit, 14.3-MS/s CMOS pipeline analog-to-digital converter," J. Solid-State Circuits, vol.34, no.5, pp.599–606, May 1999.
- [8] T. Kuo, K. Chen, and H. Yeng, "A wideband CMOS sigma-delta modulator with incremental data weighted averaging," IEEE J. Solid-State Circuits, vol.37, no.1, pp.11–17, Jan. 2002. doi:10.1109/4.974541
- [9] M. Elzakker, E. Tujil, P. Geraedts, D. Schinkel, E. Klumperink, and B. Nauta, "A 1.9μW 4.4fJ/ conversion-step 10b 1MS/s charge-redistribution ADC," IEEE ISSCC 2008, Dig. Tech. Papers, pp.244-245, Feb. 2008.

doi:10.1109/ISSCC.2008.4523148

- [10] I. Chao, C. Hou, B. Liu, S. Chang, and C. Huang, "A single opamp third-order low-distortion deltasigma modulator with SAR quantizer embedded passive adder," IEICE Trans. Electron., vol.E97-C no.6, pp.526-537, June 2014. doi:10.1587/transele.E97.C.526
- [11] 佐久間大揮,松浦達治,兵庫 明,松野隼也, "レベルシ フトを用いた高速リングアンプの提案," 電気学会・電子 回路研究会資料, ECT-016-014, pp.73-78, Jan. 2016.
- [12] E. Bilhan and F. Maloberti, "A wideband sigma-delta modulator with cross-coupled two-paths," IEEE Trans. Circuits Syst. I, vol.56, no.5, pp.886–893, May 2009.
- [13] O. Rajaee, S. Takeuchi, M. Aniya, K. Hamashita, and U. Moon, "Low-OSR over-ranging hybrid ADC incorporating noise-shaped two-step quantizer," IEEE J. Solid-State Circuits, vol.46, no.11, pp.2458–2468, Nov. 2011.

(平成 27 年 10 月 18 日受付, 28 年 2 月 16 日再受付)



春暉

潘

2016東京都市大学大学院工学研究科修 士課程了.現在,博士後期課程在学中.ア ナログ集積回路設計に興味を持つ.



傘 昊(正員)

2000 群馬大学大学院工学研究科修士課 程了.2004 同大学院博士課程了.同年群 馬大・工助手,2007 同大学院工学研究科 助教,2009 から東京都市大学准教授.混 載信号処理集積回路設計に関する研究に従 事.2005 回路とシステム(軽井沢)ワー

クショップ奨励賞受賞. IEEE, IEEJ 会員.